IBMとサムスン電子が、既存チップより電力使用量を85%削減した新しい半導体技術を開発したと、15日発表した。韓国メディア「マネートゥデイ」が報じた。
IBMによると両社は垂直（vertical）トランジスタ・アーキテクチャを活用した新規半導体デザイン「VTFET（Vertical Transport Field Effect Transistors）」を発表した。
同技術は、従来の半導体設計比電力使用量を最大85%まで削減したのが特徴だ。性能も従来のチップより2倍以上高いという説明だ。スマートフォンにこの半導体を使えば、1週間充電しなくても使えるほど効率が高い。また、仮想通貨の採掘やデータの暗号化といった高い電力を要する作業の電力使用量を削減することで、炭素排出量を削減することができる。
同社はこれを通じて、電力消費量の低いモノのインターネット（IoT）機器を作り、自律走行自動車や海洋浮標、宇宙船など、さまざまな環境でネットワークを利用できると明らかにした。
サムスン電子とIBMは、半導体の効率を高めるために、従来の設計の発想を転換した。従来はトランジスタを半導体チップ表面に水平に配置したが、VTFETはチップ表面に垂直にトランジスタを積んだ。またトランジスタの接点を改善し、電流の浪費を減らし、より多くの電流が流れるようにした。
このようにすれば、限られた面積により多くのトランジスタを積み上げることができ、「ムーアの法則」が持つ限界を克服し、半導体性能を画期的に改善することができる。ムーアの法則とは半導体回路に集積されるトランジスタの数が約2年ごとに2倍ずつ増加するという理論だ。チップ一つに入るトランジスタ数が増えるほど性能が2倍ずつ向上するという内容だ。しかし、トランジスタ数が増えるほどチップ内の物理的な面積が不足し、ムーアの法則による半導体発展には限界があった。
同技術は、IBMとサムスン電子がニューヨークのオールバニ・ナノテク研究団地で行った共同研究の結果だ。IBMオールバニ・ナノテク研究団地では、論理回路の拡張と半導体性能の境界を広げるための研究が進められている。
IBMは最近、爪ほどの大きさの空間に500億個のトランジスタを集積できる2ナノメートル（nm）ノード基盤技術も披露したことがある。
IBMは同日、サムスン電子が自社のオールバニ・ナノテク研究団地で開発された5ナノノード基盤のIBMチップも生産すると明らかにした。このように生産されたチップはIBM独自のサーバープラットフォームで活用されると予想される。サムスンはこれに先立ち、年明けに公開されたIBMテラムプロセッサーや2018年にIBM7nmチップも製造した。
ムケシュ・カレー（Mukesh Khare）IBMリサーチハイブリッドクラウド・システム担当副社長は「今回の技術は既存の慣習に挑戦し、世の中を発展させる方法」とし「現在、半導体業界が多くの部門で困難を経験している中、IBMとサムスンは半導体設計部門での革新と「ハードテク」を追求していくために共に努力している」と述べた。
参考記事：サムスン電子、TSMCより早く来年上半期に3ナノ工程半導体を量産へ
参考記事：サムスン電子、システム半導体でも世界1位を目指すプロジェクト推進
参考記事：量子技術の特許、IBMや東芝が多く出願も韓国は別…「熾烈な競争」特許庁
