サムスンが半導体ファンアウト技術の導入に拍車か

サムスン電子が、半導体の後工程技術でも優位を占めるべく、「ファンアウト（※ファンアウトウェハーレベルパッケージ）」技術の導入に拍車をかけているという。チョソンビズ紙が報じた。（※Fan Out Wafer Level Package）
半導体製造は、半導体素子を作る前工程と作ったウェハーをパッケージしてテストする後工程に分けられる。
ファンアウトは次世代パッケージングの核心技術と呼ばれる半導体の後工程だ。 同技術は、入出力(I/O)端子配線をチップ(Die)の外に出し、外部面積まで活用してI/Oを配置した技術だ。 反対の概念として、チップ面積の中に再配線層に向かってI/Oを配置する「ファンイン(Fan-In)」方式がある。
ファンアウトパッケージング技術を適用すれば、半導体とメイン基板の間の配線の長さが短くなり、電気性能が上がり、熱効率が高まる。 ファンインウェハーレベルパッケージと違って、ファンアウトはパッケージ工程の前にチップを切り、これらのチップを並べてウェハーの形を作り直すため、不良品のパッケージ工程を進めることを防ぐことができる。
従来の半導体パッケージ基板も必要なく、半導体の厚さを最大50%まで減らすことができるという。 アップルも、16年から導入された台湾のTSMCのファンアウト技術のおかげで、 iPhone(アイフォーン)の厚さを大幅に減らしたという。
サムスン電子は2016～2017年までに6000億ウォン(約520億円)を投資して「ファンアウトパネルレベルパッケージ(FO-PLP)」技術を開発し、生産ラインを構築した。 18年下半期にはこの技術によりギャラクシーウォッチを量産した。
TSMCのファンアウトウェハーレベルパッケージは、円形ガラスの上にチップを乗せた後、再配線作業を行うが、サムスン電気のFO-PLPは、四角形パネルの上にチップを乗せてパッケージングするという違いがある。
サムスン電気企画チーム長であるベ•グァンウク常務は2018年10月、米サンノゼで開かれた第15回IWLPC(International Wafer Level Conference)において、「FO-PLPは既存技術に比べて生産性と異種半導体チップをパッケージするのに有利であり、モバイル用APやセンサー、SiP(システムインパッケージ)など多様な適用が可能だ」とし「より多くの信号を迅速に処理しなければならない5G、人工知能(AI)、自律走行、モノインターネット(Io)において必須の技術になるだろう」と予測している。
サムスン電子は、サムスン電機がFO-PLPの量産に成功すると、昨年、同事業を7850億ウォン（約678億円）で買収した。
ユアンタ証券リサーチセンターは、2016年にTSMCが「ファンアウト技術」で製品の量産に成功したことから、サムスン電子と両分していたアップルのモバイルAP委託生産を独占することになったと分析する。
チョソンビズ紙によると、サムスン電子がTSMCとの格差を縮めるためには、遅くても2021年にはファンアウト技術を適用してモバイルAPを量産しなければならず、このためには今年までに1兆ウォン（約862億円）に達する大規模投資に踏み切らなければならないとの見方を伝えている。