サムスン「システム半導体3次元積層技術によるテストチップ生産成功」と発表

半導体

サムスン「システム半導体3次元積層技術によるテストチップ生産成功」と発表

サムスン電子は13日、業界初となる7ナノEUVシステム半導体の3次元積層パッケージ技術である「X-Cube(eXtended-Cube)」を適用したテストチップの生産に成功したと発表した。

同社は、「最先端のEUV超微細前工程だけでなく、後工程でも最先端の技術競争力を確保することになり、これは《半導体ビジョン2030》を達成するために大きな役割をするものと期待される」と強調した。

「X-Cube」は、前工程を終えたウエハ状態の複数のチップを、薄く積層して一つの半導体にする技術であるという。

システム半導体は、一般的にCPU・GPU・NPUなどの役割をするロジック部分と、キャッシュメモリ(Cache memory)の役割をするSRAM部分を一つのチップに平面的に並べて配置して設計する。

「X-cube」の技術は、ロジックとSRAM(Static Random Access Memory)を単独で設計・生産し積層するため、チップ全体の面積の削減と、大容量のメモリ・ソリューションの搭載が可能となり、顧客の設計自由度を高めることができるという。
 
(参考記事:「[特集]サムスン電子の今後の見通しを読む(カンファレンスコールから)」)
(参考記事:「サムスン電子、本拠地に半導体工場さらに3か所建設か」)
(参考記事:「サムスンがEUV適用DRAM生産開始。モジュール100万個を出荷」)
 
また、シリコン貫通電極(TSV)技術を使用することで、システム半導体のデータ処理速度を飛躍的に向上させることができるし、電力効率も向上させることができると同社は説明した。

この他にも、上下チップのデータ通信チャネルを顧客の設計に基づいて自在に拡張することができ、信号伝送経路も最小限に抑えることができることから、データの処理速度を最大化することができるという長所があるという。

同技術は、スーパーコンピュータ・人工知能・5Gなどの高性能システム半導体を必要とする分野はもちろん、スマートフォンやウェアラブル機器の競争力を高めることができる核心技術として活用されることが予想されるとのこと。

サムスン電子は、「グローバルファブレスの顧客は、サムスン電子が提供する「X-Cube」設計手法(Design Methodology)と設計ツール(Design Flow)を活用し、EUV技術基盤5・7ナノプロセスチップの開発をすぐに開始することができる」と説明した。

続けて、「すでに検証されているサムスン電子の量産インフラを利用することができるので、開発エラーをすばやく確認し、チップの開発期間を短縮することができる」と強調した。

サムスン電子ファウンドリ事業部マーケット戦略チームのカン・ムンス専務は、「EUV装置が適用された先進的な工程でもTSV技術を安定的に具現した」とし、「サムスン電子は、半導体の性能の限界を克服するための技術を持続的に革新していく」と述べた。

一方、サムスン電子は8月16日から18日までオンラインで行われるHPC・AIなどの高性能半導体関連年次学術行事である「ホットチップス(Hot Chips)2020」において、「X-Cube」の技術成果を公開する予定であるという。


 
 
あなたの感想をSNSでシェアする


この記事について、あなたの感想は?
  • 強い関心がある
  • 関心がある
  • どちらでもない
  • 関心がない
  • 全く関心がない